职位描述 主导新一代高性能图传无线通信芯片的系统级硬件方案设计与落地。该职位聚焦于大带宽、低延迟的无线数据传输应用场景。您将全面负责从解决方案系统方案制定、EVB与参考设计开发，到样片测试及系统测试的全生命周期硬件研发工作。 岗位职责 需求定义和硬件方案设计：深入理解图传无线通信芯片的应用场景与客户需求，主导制定系统级硬件解决方案架构。负责芯片外围关键器件（如 LPDDR、PMIC、RF前端模块（FEM/PA/LNA/Switch）、高速接口Switch/Retimer等）的选型与评估。定义系统级电源树、时钟分配方案及复位时序。进行系统级功耗评估与热设计（Thermal Design）规划，确保系统方案在性能、功耗、成本（PPA）及尺寸之间取得最佳平衡。 EVB和参考设计开发：主导芯片EVB及面向不同场景的参考设计开发。负责原理图（Schematic）设计，并指导/审查PCB Layout工程师完成高密度、多层板的布线工作。 高速接口设计： 重点把控 LPDDR5、PCIe、USB 3.x、MIPI 等高速接口的阻抗控制、等长匹配及串扰（Crosstalk）抑制。严格执行信号完整性（SI）与电源完整性（PI）的仿真与设计规范。 射频链路设计： 负责射频前端（RFFE）电路设计，包括阻抗匹配网络设计、射频走线规划及屏蔽/隔离设计，确保射频信号的高效传输与低损耗。 样片测试与底层调试：作为核心成员参与新一代图传基带芯片的回片点亮工作。负责制定硬件Bring-up计划，搭建测试环境。 数字与高速接口调试： 熟练使用示波器、逻辑分析仪、协议分析仪（如PCIe/USB Analyzer）等高级测试仪器，完成芯片各功能模块（特别是高速接口与基带数字逻辑部分）的底层硬件调试。协同IC设计、数字验证及底层软件（BSP/Firmware）团队，快速定位并解决芯片早期的系统级Bug，如总线死锁、时序违例、高速链路训练（Link Training）失败等问题。 射频链路初步调试： 配合射频系统工程师，使用网络分析仪（VNA）、频谱仪、信号源等仪器，完成射频链路的连通性测试、S参数测量及初步的收发性能验证。 DVT测试、射频性能优化与系统级验证：主导硬件系统的设计验证测试（DVT，Design Verification Test），制定详尽的测试用例（Test Cases）。全面验证系统在极端温度、电压拉偏（Voltage Margining）及复杂电磁干扰（EMI/EMC）环境下的稳定性。 高速接口优化： 针对 LPDDR 读写窗口（Read/Write Margin）、PCIe/USB 误码率（BER）进行深度优化。 射频链路深度测试与优化： 负责射频收发链路的全面性能测试，包括发射功率（Tx Power）、误差向量幅度（EVM）、邻道泄漏比（ACLR）、接收灵敏度（Rx Sensitivity）、杂散辐射（Spurious Emissions）等关键指标。定位并解决射频干扰（如自激、杂散泄漏、多模共存干扰）问题，优化无线图传链路的吞吐量、传输距离与延迟。 技术文档输出： 输出高质量的DVT测试报告、硬件设计指南（Hardware Design Guide）及应用笔记（Application Notes），为客户提供坚实的技术支撑。 量产支撑与方案迭代：制定无线通信芯片硬件量产校准/测试方案，支撑试产与量产，解决生产过程中的良率问题、高低温性能漂移、可靠性问题；持续优化BOM成本与硬件方案，输出量产测试报告与技术文档；跟踪行业技术趋势（如GaN/SiGe工艺、先进RFFE集成技术），推动无线通信芯片硬件系统方案迭代升级。 跨团队协同与技术沉淀：与芯片设计（IC）、基带算法、软件、天线、结构、测试、产品、客户团队高效协同，同步设计进展与技术难点，推动项目落地；输出硬件设计规范、调试手册、测试规范等技术文档，沉淀技术经验；参与专利输出、案例分析等技术积累工作，支撑团队技术能力提升。 高速数字设计：精通高速数字电路与模拟电路设计，具备扎实的信号完整性（SI）与电源完整性（PI）理论基础。必须具备丰富的 LPDDR4/5、PCIe Gen3/4、USB 3.x、GMAC等高速接口的实际设计与调试经验。 射频微波基础：掌握射频与微波基础理论，熟悉传输线理论、阻抗匹配（Smith圆图）、S参数及非线性失真分析。熟悉Wi-Fi、5G NR等无线通信协议的射频指标要求。 技能能力：能独立完成5G射频链路预算计算与系统仿真，熟练使用至少一种EDA设计工具（Cadence/Altium/PADS），并能熟练使用仿真工具进行前仿与后仿分析，能独立完成原理图设计或版图评审；熟练使用射频测试仪器，具备独立调试与问题定位能力，能解决无线通信芯片硬件系统级干扰、性能劣化等核心问题。 素质要求：具备较强的逻辑思维、问题分析与解决能力，良好的沟通协调能力与团队协作精神，能承受项目压力，具备较强的学习能力与技术钻研精神，重视细节，责任心强。 了解GaN等先进工艺，熟悉DPD、CFR、AGC等数字射频协同逻辑，或有半导体芯片硬件设计相关经验者优先。 具备良好的英文读写能力，能阅读英文数据手册与5G标准文档。

任职要求 学历专业：电子信息工程、通信工程、微波工程、自动化或相关专业的本科及以上学历。具备5年以上（高级工程师）或8年以上（专家级）在半导体原厂或知名终端厂商从事复杂SoC系统硬件研发的工作经验，有无线通信芯片、或射频系统硬件经验者优先。