1.负责top floorplan，电源网络，partition,时钟树，IOassignment等规划 2.建立后端sign off spec,signoff策略和signoff checklist,包括STA,EM/IR PV 3.负责先进工艺中后端流程开发 4.负责关键ip的ppa优化 5.与前端构架深入合作，保证构架设计可实现性与ppa优化

1.电子、计算机等相关专业，硕士及以上学历，5年及以上后端相关经验 4.有3DIC相关经验优先 2.熟练使用后端，signoff相关工具，有大型soc，先进工艺流片经验优先 3.有后端CAD经验优先，熟悉后端实现方法学优先，包括floorplan，时钟网络， 5.具备熟练的脚本技能如Perl，TCL，Python等 时钟树，PPA优化，功耗分析，IR/EM分析，PV检查等 6.良好的团队协作精神