1.参与 SoC 芯片前端设计及全流程研发工作，负责从架构理解、模块设计、RTL 编码到综合、时序收敛支持及流片交付相关工作。 2.负责 SoC 关键模块的设计实现，包括但不限于 CPU/GPU/NPU 子系统、高速接口、存储子系统、总线互联、时钟复位、低功耗设计等方向。 3.根据芯片系统架构要求，完成模块划分、接口定义、功能规格制定、RTL 设计、代码维护及设计文档编写。 4.配合架构、验证、DFT、后端、固件及软件团队开展协同开发，确保芯片方案可实现、可验证、可量产。 5.参与性能、功耗、面积，即 PPA 目标分析与优化，推动设计方案在功能、时序、功耗和面积之间取得合理平衡。 6.参与设计规范、交付标准、代码质量管控及问题闭环，提升设计效率和芯片可靠性。

1.硕士及以上学历，微电子、电子工程、集成电路、计算机、通信等相关专业。 2.具备 5 年以上芯片前端设计或 SoC 设计经验，有完整芯片项目流片经验者优先。 3.熟练掌握 Verilog/SystemVerilog，具备扎实的数字电路、计算机体系结构和 SoC 系统设计基础。 4.熟悉 SoC 设计流程，理解 RTL 设计、仿真验证、综合、STA、CDC/RDC、低功耗设计等关键环节。 5.熟悉 AMBA 总线协议，如 AXI/AHB/APB，具备高速接口、存储控制器、片上互联、时钟复位或低功耗模块设计经验者优先。 6.具备良好的代码规范意识、问题定位能力和工程交付能力，能够独立承担复杂模块设计任务。 7.具备良好的沟通协作能力，能够与架构、验证、后端、软件、固件等团队高效配合。 8.有团队协作或技术指导经验，能够推动问题闭环和项目节点达成。 加分项： 有NPU，GPU，AI 芯片项目经验。 熟悉低功耗设计流程，如 UPF、Clock Gating、Power Domain 等。 熟悉 Linux、脚本语言 Perl/Python/Tcl，能够提升自动化设计和调试效率。 有多次成功流片及量产经验者优先。