岗位职责 1、负责DDR4、DDR5、LPDDR5等主流内存子系统的板级调试、功能、性能、稳定性及可靠性测试，保障硬件平台内存系统稳定落地。 2、依据JEDEC标准及项目需求，制定DDR测试方案与用例，完成测试执行、问题定位分析，输出标准化测试及复盘报告。 3、负责DDR高速信号SI/PI测试、眼图与时序分析，排查信号异常、时序违例、稳定性闪退、掉速、数据报错等硬件问题。 4、联动硬件、固件团队闭环解决各类DDR疑难问题，参与原理图、PCB评审，提前规避内存设计风险。 5、优化DDR测试环境，编写自动化测试脚本，沉淀测试规范与案例，提升测试效率。 岗位要求 1、大专及以上电子、微电子、硬件相关专业，2-5年DDR硬件测试、内存验证相关工作经验。 2、熟悉JEDEC DDR4/DDR5/LPDDR5协议，掌握内存Training、时序配置、低功耗等核心机制。 3、熟练使用示波器、逻辑分析仪等测试设备，具备扎实的高速信号测试、时序问题定位能力。 4、熟悉嵌入式板级调试，可独立完成DDR bring-up、稳定性测试及各类故障排查。 5、掌握Python脚本开发，可实现测试数据自动化处理与报告生成；熟悉Linux内存调试、有HBM/服务器/AI平台测试经验者优先。 6、逻辑清晰、责任心强，具备良好的跨部门沟通与问题闭环推进能力。

人才画像：硬件测试技术向；熟悉 JEDEC DDR 标准；会高速信号时序、眼图分析；板级 DDR bring‑up 调试；可定位内存疑难故障；会 Python 自动化脚本。