（先加微信：duke-simon 拿项目手册，画像精准再做单-带图咨询） 1.负责基于RFSoC或高速ADC/DAC的射频直采板卡硬件设计。 2.使用Cadence完成原理图设计、PCB布局指导，并承担模拟前端电路仿真(噪声、增益、带宽、瞬态响应等) 3.设计DDR存储接口与PCle高速扩展接口，完成时序约束与信号完整性预分析。 4.设计低抖动时钟树与同步触发网络，处理射频通道与高速数字信号间的串扰及隔离。 5.主导硬件调试，配合FPGA工程师完成测试与验证。

1.电子工程、通信工程、自动化等相关专业本科及以上学历。 2.具备以下一项或多项技术能力: 熟练使用Cadence，并有模拟前端电路仿真的实际项目经验。 熟悉RFSoC系列或至少一款TI/ADI的高速ADC/DAC，有DDR、PCle硬件设计及约束规则设置经验. 能够独立完成器件选型、仿真、原理图、PCB约束到硬件调试的完整闭环。 具备高速信号与射频信号隔离布局、电源完整性基础认知。 能够熟练使用频谱仪、示波器、信号源等仪器，定位并解决信号完整性与射频链路问题。 具备出色的问题分析与解决能力，对为了攻克业务难题而快速学习新技能有强烈兴趣。 良好的团队沟通意识，能够与FPGA、软件、算法等不同背景的成员高效协作。