带领团队，负责从模块到 SoC 各层级的功能验证,保障芯片功能正确性与流片质量 1.搭建 UVM / SystemVerilog 验证环境,完成关键模块与子系统的功能验证 2.制定验证计划,推进覆盖率收敛、回归测试与问题定位 3.与设计、编译器团队对接参考模型,进行一致性比对 4.参与形式验证、断言验证(SVA)等工作

1.熟悉 SystemVerilog / UVM 验证方法 2.了解覆盖率驱动验证与回归测试体系 3.具备加速器、处理器或总线子系统验证经验者优先 4、本科及以上，微电子、集成电路、电子工程、计算机、通信等相关专业